Citation:
Envoyé par
Mnemmeth
nan pas d'accord
Toute l'insdustrie du semiconducteur fonctionne par unite de surface de silicium, de par sa taille le FF sera toujours plus cher a la revente que l'apsc qui est plus petit et donc consomme moins de silicium, niveau difference de prix ce n'est pas negligeable (en se basant sur chiffres de TSMC qui est le premier fondeur au monde avec des milliards de wafers par an, pas avec Canon qui n'en produit que quelques millions et encore (voir meme doit refourguer des puces a TSMC)
Salut Mnemmeth!
Désolé de ne pas avoir pu répondre à ton post plus tôt.
Dans ton raisonnement, tu sembles oublier deux choses: Le taux de rebut des capteurs qui n'est pas le même aujourd'hui en FF et APSC. Il serait de 80% en FF et ~45% en APSC.Si le taux de rebut des capteurs 24x36 peut être ramené à une valeur négligeable (<10%), le coût des capteurs 24x36 du futur pourra être tout à fait comparable à celui des capteurs APSC actuels !:)
Aussi le coût des futurs DSLR pourrait être comparabe à celui des reflex APSC d'aujord'hui.
Les déclarations des dirigeants d'entreprises photo (Canon,Sigma,Nikon). vont dans ce sens.
Les annonces récentes (inauguration d'une nouvelle usine de CMOS dont le taux de propreté est, aux dires de Canon, le plus élevé au monde, présentation d'un capteur géant de 203mm X 205mm ) vont incontestablement dans ce sens.
Bref, labataille du FF démocratique finira par être gagnée, que ça prenne 2 ans ou... 10 ans (Je préfère de loin la première solution!:D )
Citation:
Pour expliciter:
Une puce se fabrique par systemes de pochoirs a peu de choses pres c'est a dire qu'on dessine la puce comme sur un plan d'architecte, chaque etape a sont propre niveau de plan. chque plan est transfere sur ce qu'on appelle un masque. Ce masque sert de pochoir a chaque etape dont on a besoin.
Par exemple un transistor (N) se resume (par exemple) a une implantation ionique d'arsenic, une couche d'oxide de qq nanometres et une grille en polysilicium
tous les transistors de ce type se font exactement de la meme maniere, seule differera la taille et la forme geometrique du transistor.
Alors pour l'implantation on fera:
- alignement du wafer
- depot d'une resine photoresistante
- placement du masque
- etape photo (envoie d'un rayonnement qui fragilisera la resine qui est exposee)
- on retire le masque qui resservira le prochain coup
- on enleve la resine qui est fragilisee et laissera le silicium a nu
- on envoie l'arsenic (acceleration de particules) sur toute la surface du wafer
- on enleve toute la resine (attaque chimique)
on se retrouve en une passe avec de l'arsenic la ou on veut sur tout un wafer, quelque soit la taille de la puce
Pour une etape au dessus silicium genre metal en alu:
- alignement du wafer
- depot d'alu pleine surface a l'epaisseur voulue
- depot d'une resine photo
- placement du masque qui va bien
- etape photo
- on enleve la resine
- on grave l'alu: tout ce qui n'est pas protege par la resine est enleve
- on enleve la resine
- on depose de l'oxide pour isoler les lignes d'alu entre elle
- etape de CMP (chimical mecanical polishing) pour que toute la surface du wafer soit plane
etape suivante
Il y a qq centaines d'etape pour fabriquer une puce mais c'est relativement simple.
On n'a pas besoin de faire elements par elements une puce.
Globalement, on est tous d'accord sur ces explications. Je ne remets pas celà en cause!
Citation:
Ce qui fait que l'element discriminant est la surface de la puce
Autre facteur limitant c'est la densite de defaut et leur taille, et la plus on augmente la taille de la puce plus on y est sensible et plus le taux de rendement y est sensible. Et un rendement de 90% avec des puces de cette taille: je leur souhaite bonne chance
Et pourquoi pas ?:D
Le taux de rebut augmente exponentiellement avec la surface de la puce; on est bien d'accord là dessus.
Là où nous sommes en désaccord, c'est le nombre de défauts conduisant à faire exploser le taux de rebut:
Sur la génération actuelle des fonderies produisant des capteurs CMOS, le taux de défaut serait de 1 pour 6 cm^2
Or le fait que Canon parvienne à produire un capteur CMOS opérationnel de ~200mm de côté implique nécessairement que ce taux de défaut soit largement inférieur à cette valeur.
En supposant que Canon ait accepté de bousiller 1000 gallettes de 12" pour une de bonne (Je doute qu'ils soient allés aussi loin vu le prix de la "pizza"!!!)
le taux de défaut doit être de 1 pour 100 cm^2 !!!
...d'où un taux de rebut de ~10% en FF (et ~3% en APSC)
L'annonce de ce capteur de 200mm est donc à ce jour le signe le plus tanbgible que la démocratisation des capteurs 24x36 est en bonne voie.:)
Citation:
A techno egale le FF plus cher que l'APSC, pour sur (les memoires, les circuits cmos, les circuits analogique, bicmos, le photovoltaique tous fonctionnent de la meme maniere. Je doute que Canon fasse differement, et differement reviendrait tres cher et vu les volumes raisonnables de Canon ...
Oui, on est d'accord. À technologie équivalente, le FF sera au mieux 2.5 x plus cher que l'APSC....mais ce n'est pas un problème en réalité!
Ce qui compte, c'est la différence de coût entre un boîtier FF et un boîtier APSC "comparable".
Aujourd'hui, cette différence est de l'ordre de 1000 Euros.
Si cette différence peut être ramenée à moins de 300 Euros, le marché APSC tombe!
C'est le pari que je fais et sur lequel Canon semble engagé.
Ne pas négliger les capacités d'innovations de Canon: S'il n'est pas le premier fondeur au monde, il est un des leaders dans la production des capteurs imageurs (avec Sony).
Les priorités de Canon et TMSC ne sont pas les mêmes.
TMSC ne cherche pas nécessairement (en tout cas à ma connaissance) à faire des puces plus grandes que celles qu'ils savent déjà produire.
La comparaison avec TMSC ne me semble donc pas appropriée.
Citation:
Meme si le FF utilise une vieille techno il restera plus cher a produire que l'apsc, et ce n'est pas les changement/amelioration faites sur l'apsc qui vont compenser, meme a 4-5 ans d'ecart car de toute facon le FF suivra a un moment, l'amortissement de la recherche ne sera pas suffisant pour compenser l'augmentation de la taille de la puce
Le passage aux wafers 300mm va ameliorer les choses car a la hache on double le nbr de puces en FF , mais pas tout de suite, le prix des equipements suit aussi la loi de moore...
...Suit la loi de Rock !!!Oui....mais le marché est en extension!!!!
Tu sembles aussi négliger les échecs du format APSC:
*Des coûts de production pour les optiques dédiées APSC comparables...voire plus élevés que les optiques 24x36 équivalentes!!!!
Exemples:
12-24/4 Dx Nikkor Vs 16-35/4 FX Nikkor
50/1.8 AFD Nikkor Vs 35/1.8 AFS DX Nikkor
4.5 FE DC Sigma Vs 8/3.5 FE DG Sigma
35/1.8 SAM Sony Vs 50/1.8 EF II Canon
Personnellement, à coût comparable, je préfère nettement investir dans des optiques 24x36 que des optiques APSC comparables!
Citation:
PS je n'ai pas deja parle de ca qq part moi?
Absolument! Tu en as parlé ...et j'ai déjà répondu dans un autre fil !;)